DIALOG(R)File 347:JAPIO (c) 1998 JPO & JAPIO. All rts. reserv.

03821535

THIN FILM SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

PLIBLISHED: July 03, 1992 (19920703)

INVENTOR(s): SATO JUNJI

AFPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or

Corporation), JP (Japan)

AFPL. NO.: 02-311775 [JP 90311775]

FILED: November 17, 1990 (19901117)

INTL CLASS: [5] H01L-021/336; H01L-021/20; H01L-021/324; H01L-

029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R096 (ELECTRONIC MATERIALS -- Glass Conductors); R100

(ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL: Section: E, Section No. 1281, Vol. 16, No. 505, Pg. 7, October 19, 1992 (19921019)

ABSTRACT

PURPOSE: To form Si thin film having a large crystal grain size and being hard to catch an impurity through a crystal grain interface by specifying the range of the total concentration of impurity concentrations of oxygen, carbon and nitrogen contained in the region for unsingle crystal semiconductors in a channel region.

CONSTITUTION: An intrinsic a-Si thin film is laminated on a quartz substrate 100 by plasma CVD method. In this case, the total concentration of impurities contained in the thin film is about 1X10(sup 17) molecules/cm(sup 3)-1X10(sup 19) molecules/cm(sup 3). After the a-Si thin film is patterned in the semiconductor region 101 of TFT, the thin film is made larger in grain size by such means as a solid growth method or annealing. Then, thermal oxidation is conducted so that SiO(sub 2) 102 being a gate insulating film is formed on a poly-Si thin film. Subsequently, a gate electrode 103 is formed. As gate electrode material, polycrystalline silicon is used in general. Then, a layer insulating film 107 is laminated. After that, a heat treatment at about 600-1000 deg.C is conducted for the purpose of activating a dopant in a source region 104 and drain region 105 and making the layer insulating film 107 compact.

⑩日本国特許庁(JP)

10 符許出願公贈

¹⁰公開特許公報(A)

平4-186635

®Int.CI.³
H 01 L 21/33€

淮别配号

庁内整理番号

❸公開 平成4年(1992)7月3日

H 01 L 21/336 21/20 21/324 29/784

Z 9171-4M 7738-4M

9056-4M H 01 L 29/78

| H 01 L 29/78 3 1 1 Z 審査請求 未請求 請求項の数 4 (全6頁)

会発明の名称 薄膜半導体装置及びその製造方法

到许 顧 平2-311775

❷出 單 平2(1990)11月17日

砂発明 者 佐 🍒

序 史 :

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会让内

の出 顧 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

20代 理 人 弁理士 鈴木 喜三郎 外1名

f M

1. 見明の名称

再業半導体装置及びその製造方法

2. 特許需求の返回

- (1) 薄膜半導体設置の主要部が非単結晶半導体より構成される薄膜半導体装置に於いて、チャキル領域の非単結晶半導体に対する装領域に含まれる酸素の不純物速度および皮素の不純物速度および重集の不純物速度の総計速度の範囲が1×101/個/cm²であることを神酸とする舞蹈半導体養電。
- (2) 非晶質半導体単額を形成する工程と、 故 再顕をアニールして多線晶半導体導館化する工程 とを少なくとも含む浮頭半導体装置の製造方法に よって、 雑晶粒径1 μα以上の海晶粒を含む半導 体から成る電界効果トランジスタの半等体領域を 形成したことを特徴とする薄質半導体装置の製造 方法。
- (3)碧水項2記載の薄膜半導体装置の製造方

法によって、前記袖計派皮の範囲が1×1○□信 /cal~1×1○□信/calであるチャネル領域を 形成したことを特依とする浮額半導体装置の製造 方法。

- (4) 請求項 2 記憶の選集半導体装置の額違方法によって、前記総計道度の範囲が 1 × 1 0 1 6個 / cm² ~ 1 × 1 0 2 6個 / cm² であるチャネル領域を形成し、且つ、ドーパントの活性化アニールを二数間で行なったことを特徴とする選集半導体装置の製造方法。
- 3. 発明の詳細な説明
- ・【 産業上の利用分野 】

本発明は、 岸裏半導体装置及びその製造方法に 関する。

【.従来の技程 】

近年、大型で高解像度のアクティブマトリクス 高温表示パネル、高温で高解像度の思考型イメー ジャンサ、3次元10年への変現に向けて、ガラス、石英などの地線性非維黒高級や、多数化理果 (51.0。~ 本は1~3)などの地線性非維品層上

特周平4-186635 (2)

に、高性性な事事体素子を形成する以みがなされている。 特に、大量の液晶表示パネルに於いては、低コストの要求を満たすために、展響な低酸点がラス基底上に薄膜トランジスタ(TFT)を形成し関数素子とすることが必須の要求になりつつある。

作品質シリコン(以下ューSi) 再要をアニールして多雑品シリコン(以下poly-Si) 帯 酸化することを、以下箇根成長と呼ぶ。

使来、aーS1算版の間相成とより下でのチャートをPoly Si算版を用いて、TFTのチャートのではあったもので、aーSi算版が特質構造由来でもおってのの設定がなってを取るです。可能はの数据のでは、poly Note FT によりをできた。そのため、数は、poly Note FT に対した。そのに対して、TFT を駆動をデンとして、対象をしたが、TFT を駆動ます。このは、TFT を駆動する。このは、TFT を駆動する。このは、TFT を駆動する。このは、TFT を駆動する。このは、TFT を駆動する。このは、TFT を駆動する。このは、TFT を取ります。このは、TFT を取ります

しまっていた。

また、一般に国君軍量に於いては、非活性な元 常、神に観赏および炭素および重素が不発物とし て選入すると、poly~Si酢醤となるまでに 要するアニール時間の反時間化、何られる延洋製 の結晶整理の度小化、キャリアの開催による政策 裏の暴動者の低下及び施式車の増大を招くことが 知られている。Si沸騰をLPCVD法などによ り度層する場合には、500で以上の比較的高速 域に於いては、酸素の不純物温度方よび炭末の不 純物温度および窒素の不純物温度の絶計温度(以 下不將物雄計進度)は下がるものの、既に産小粒 住のpoly~Si再翼になっていて国相成長は 出来ず、かと言ってa‐Si浮膜を得るために選 度を下げると、無限層温度が大幅に減り不純物理 計波度が増大して面相点長には向かなくなってし まう。即ち、過常のLPCVD法などにより設度 したpoly~Si厚葉は、抵抗率の点では有利 なものの、 LPCVD油などはより大粒狂のpo ly-Si薄膜を得ることを目的とした固有成長

法のための a - S 1 厚質の 根層には向いていない。 【 先明が解決しようとする 顕著 】

そこで、本発明はより短い時間で a - 5 1 浮票をより結晶粒便の大きい p o 1 y - 5 1 浮頭とし、且つ丁PTのオフ電液特性を改善しようとするものであり、その目的とするところは、より高性能の浮質半導体装置及びその製造方法を提供するところにある。

【 雅雅を解決するための手段 】

- (1) 本売坊の常製半等体質質は、浮展半等体質質の主要部が非単純品半等体より構成される特別半等体質質に於いて、チャネル領域の非単純品半等体に対する関領域に含まれる酸素の不純物遺成および資素の不純物遺成および資素の不純物遺成の統計遺反の統計遺反の質器が1×1011億/cm²~1×1014億/cm²であることを将放とする。
- (2)また、本発明の無限半導体製度の製造方法は非晶質半導体制限を形成する工程と、被用限をアニールして多用晶半等体育原化する工程とを グなくとも含む海底半導体製度の製造方法によっ

て、 結晶粒径 1 μ m 以上の結晶粒を含む半導体から成る電界効果トランジスタの半導体領域を形成したことを特徴とする。

- (3) また、本発明の薄膜半導体装置の製造方法によって、 前記総計値度の範囲が1×10¹¹個/ca³で 1×10¹³個/ca²であるチャネル領域を形成したことを特徴とする。
- (4)また、本売明の再要半導体装置の製造方法によって、初記総計進度の製造が1×10¹⁰個/cs²~1×10¹⁰個/cs²であるチャネル領域を形成し、且つ、ドーパントの活性化アニールを二段階で行なったことを特徴とする薄膜半導体装置の製造方法。

し実施所]・・

第1間(i) ~ (e) は、本発明の実践所における海裏半導体装配の製造工程度の一例である。 この第1回においては、海里半導体素子として下 まてを形成する場合を例示している。

特周平4-186635 (3)

まず、 石英基版上100にプラズマCVD法 (PCVD法)により、 異性ョーS1弾質を約8 ○○~1500人無差する。 このとき葉洋猟中に 含まれる不能物度計議度は1×10¹⁷億/cm3~1 × 1 Q ¹⁰億/cm²程度である(6 × 1 Q ¹⁰億/cm² 以下で特に望ましい)。成員方法はPCVD法に 展定されるものではなく、 不託物は計選定を展定 したところが食食である。 該ューS'1 再度の復居 工程に於いては、PCVD法以外にLPCVD法。 . 以波ブラズマCVD法、スパッタ法なども用いて. もよいし、また、真世ャゥ1y-S1(若しくは ア型アの1y~51、苦しくはれ型アの1y~3 1)胃臓中へ51イオンインブランテージョンを 行うなどしてもよい。 本実指係では、アCVD法 の場合を説明する。PCVD法では、ュー51字 裏の成果ガスとしてSiR4及びRaガスを思いた。 製る~51薄裏の成製を作は、 茶板温度180~ 250℃、黄豆用内匠(以下内匠) 0、8 Tor rで、周波数13. 55MHzのRF電気を用い た。また、SiH。、Hiの放量比は【SiH。】/

('H',) = 1 / 8となるように設定した。 但し、 成 要条件はこれに確定されるものではない。 この 4 - 5 1 帯域を下手下の半導体頻楽しなしにパタニ ングした後、国相成長法またはアニールなどの手 投により大双匠化する(男1回(a))。 この場 合、大粒圧化の後にパタニングしてもよい。また、 大理色化により、原本-S1月底は多端基件頭化 (poly-Si再製化) する。以下に大粒径化 のアニールの方法を示す。アニールは、第一のア ニールと、第二のアニールとからなり、耳アニー ルとも不活性ガスを用いて行う。本実施術では両 アニールとも不活性ガスとしてNョモ用いたが不活 性ガスはこれに延定されるものではない。まず、 アニールに関してはアニール炉の予急は最低層に 抑え低温度入を行う。 大量生産に於いては、 連規 工程となるため運動パッチの余熱が張っているこ とも考えられるが、この場合でも一旦炉を冷やし ^ て低温神入する方が望ましい。第一のアニールは、 a-S1月里が大気中に取り出された場合要素等 を吸着し、 以っては発展の展質低下をもたらすこ

とを防止することも主たる目的として行う。a‐ 5 1 薄膜の皮室後のアニール工程は温暖工程制ち 真空棺をプレイクせずに复業ガズを導入じそのま ま然処理する工程であることが望ましく、その場 合領一のアニールは省くこともできる。第一のア ニールは魚処理温度300℃以上が望まして、 4 ○○~5○○℃で特に大きな効果が得られた。尚、 は耳頭の意思化のみを目的とするならば色処理法 受300℃未満でも効果がある。第二のアニール は、a‐S:芹菜を大粒症化することを目的とし て行う。第二のアニールは色払耳温度350~8 50℃で飲時間~72時間行ったが、特に40時 間以上で望ましい効果が停られた。 第二のアニー ルによって、水紫の製菓と結晶点長が起こり、1 ~ 3 山田 (4 0 時間以上で2 ~ 3 山田) の大牧徒 の901gーS1薄菓が形成される。尚、買アニ ールとも、アニール製の量度から放置アニール製 度に達するまでの昇温速度を毎分20deg、よ りも延くして行う(毎分5deg.よりも送くす ると特に望ましい)。その意度とするところは、

前記昇達:速度よりも迷く所定のアニール温度まで 昇進すると、 特に300℃を越えてから顕著な環 象であるが、モーS1斉膜中に欠殺を生じ与くな り、延いては悠洋蕉の到鮮を来す事もあるからで ある。尚、第二のアニールは以下これを聞相或長 アニールと呼ぶ、このとき、海られたPoly-Si消滅の結晶収径の大きでは1 μ m ~ 3 μ m 程 度であり、 中には鉄μ四程度まで成長した結晶粒 もある。また結長部分の比和が鉄斧頭に占める体 機比(以下結晶体験比)は90%を超える。ここ まで結晶粒の成長が退むのは、ューS主発調成業 時の不純物地計道度が1×101%~1×1019度。 /cm³(6×1014個/cm³以下で特に見ましい)。 と思いためである。 瓜狸波が1×1,0 17億/cm3を 超える健康のLPC.VD 法などによる成果では其 品粒径は「14回程度までしか成長せず、韓晶体限 比も70~80%で延打ちとなっている。 また国 程成長アニールによる大粒色化に要する時間も、 結晶体徴比60%の点で比較して、 後者従来法で は30~40時間と長かったのに対し、前者本見

特間平4-186635 (4)

明では12~18時間と、 飛道的な工程時間の規 難ができる。商、不能物能計道度を小さくするた のには、前記ューS1万里を収集する真空程を、 到进其空度4×10-7Torr~1×10-6To でで(2×10°Torr以下が特に望ましい) 程度まで真空化する。この真空化は、モーSミネ 属中の不見物能計画度を減少させる上で特に言写 な要素の一つである。また、経品双の求美を見書 する要因として最も大きく寄与する元素は酸素で あるが、職業だけの不能物造度を航記不規格は計 遠度まで減少させても、炭素の不純物速度及び度 素の不純物環度が合わせて1×10 19個/cm2を基 もていると世来のLPCVD法などによる成茧の 場合と開発度の雑品粒後・雑品体質比にしかなら ない。如ち、世常・炭素・宣常の不純物温度はパ ラパラにではなく、触針として制度することが増 ぶである。 低し、 炭素・塩灰が不純物として混入 した場合は、世常が不知物として流入した場合に 比べて、後に述べるオフ電流の二段電話性化アニ ールによる回復が君子良い。また、重重ガスの鈍

度若しくは或膜ガス及びドーピングガスの発度を 上げると、更に不純物総計濃度は減少し、更に大 知道のアの1ァーSi洋蓮を得ることが出来る。 疑いて、 急能化を行いり a l y - S i 消費上にゲ ート把練裏である5101102を約300~50 O人形成する(第1選(b))。 ここでは、無管 化以外にスパック法を用いてもよい。 また、ゲー ト地種裏の対称としては510,に戻らず皇化シリ コンその他の絶縁性シリコン化合物でもよい。 次 に第1四(c)に示すようにゲート電値103を 形成する。 彼ゲート電腦対称としては、 一般的に 多端晶シリコンが用いられている。 抜多端晶シリ コン層の形成方法としては、最低でVD法で多数 長シリコン暦を形成し、PC103年を用いた危拡 数液により、 n*poly-Siを形成する方法、 プラズマCVD法等で、例えば前記ューSi浮浪 と成果条件を同じようにして、B(ポロン)若し くはP(娘)モドーパントとしてドープした非品 質シリコン層を形成し、 5 5 0 ℃~ 6 5 0 ℃程度 の国権成長アニールを2時間~70時間程度行い、

鉄歩品質シリコン暦を多時品化することで、 9 *9 oly-Si若しくはn*poly-Siを形成す る(以下これを個種政長アニール法と呼ぶ)等の 方法がある。特に国程成長アニール法を用いてゲ ・ 一ト電極を形成した場合には、 諸島駐伍1~2μ 四以上の結晶粒を含む大粒径の多結晶シリコンが 形成できるため、無拡散後を用いた場合よりも伝 雑状の多緒易シリコンゲート電極を得ることが出 来ると言う利点がある。更にゲート考慮としてす *poly-Siを磨いた場合は、 チャネルイオン インプランテーション工程を置くことが出来ると 言う利点があるが、詳細は後述する。 商、 国格成 乗アニール後を用いる場合には、 ゲート 写確のパ ナニングの後に関権成長アニールを行なっても良 いじ、面相成長アニールの後にゲート電腦のパタ ニングをしてもよい。誰いてはゲートを在103 ゼマスクとしてドーパントモイオン注入して、半 等体領域101にソース領域104及びドレイジ 領域じの方法がチャネル領域108を形成する。 前紀ドーパントとしては、P(畑)、 Ag(北京)、

またはB(ボロン)等が用いられている。次に第1回(d)に示すように層間絶縁譲107を積度する。疑いで、前記ソース傾域104内及びドレイン傾域105内のドーパント活性化と、前記を問題譲107の機密化の目的で、600で~1000円を対して、第1回(c)に示すように層間絶縁度にコンタクトホールを開け、ソース領域104及びドレイン領域105の引き出し電値105及び109を形成して下下は完成する。

ところで、このようにして得られたTFTのオフ電流特性を調べてみると、 a - S 1 薄膜皮膜的に質薄膜に含まれる不純物能計道度が 1 × 1 0 ¹⁹ ~ 1 × 1 0 ²⁰値/ce²程度である従来のTFT(以下従来TFT)のオブ電流(トランジスタサイズ L/W=5 μm/10 μmのpchで1~3×10⁻¹¹A、L/W=6 μm/10 μmのnchで1~4×10⁻¹⁰A程度)と比較して、前記不純物温度が 1 × 1 0 ¹¹⁰ A程度)と比較して、前記不純物温度が 1 × 1 0 ¹¹⁰ A程度)では、pchで1/3 ~

特周平4-186635 (6)

1/5、nchで1/8~1/20にまで減少し ていることが分かった。また、従来TFTであっ ても、オフ電波を減少させる方法も開時に分かっ た。その方法とは、活性化アニールを2回に分け て行なうことである(以下二段階活性化アニール)。 1回目の活性化アニールは窒素素器気中で600 ~800℃の温度電弧で2~20時間、2回回の 活性化アニールは同じく重素非難気中で850~ 1050℃の温度電量で20分~1時間行なった。 その増展オフ電波は、1回で活性化アニールを行 なった従来でまての場合に比べて、pchで1/ 2~1/4. ncht1/3~1/10kgtm 少した。即ち、従来TFTの場合には低不純物道 皮TFTの場合に比べて効果はやや小さいものの、 不夠物維計進度が高くとも二段指活性化アニール を行うことによってオフ電波を伝統できるという 点で大きな効果がある。また、不純物は計温度が 1×10²⁶個/cm²を越える場合でも、 二段階語性 化アニールの効果はあるが、その効果は度々たる ものになる.

1 / 1 5、 n c h で 1 / 2 5 ~ 1 / 1 0 0 にまで 減少した。但し、係不純物減度TFTの場合は、 もともと前記不純物維計減度が係いため、二段間 活性化アニールの効果はそれほど顕著には現われ ていない。

ここで従来了すすのオフ電流発生の機構としては、 次の2つの受団が考えられる。

- ① 不純物の存在により、固相成長が阻害され、 チャネル領域の未結晶部分に多数の電子一正孔対 発生単位ができてしまった。
- ② 不規物の存在が電子 正孔対の発生に直接寄与している。

もしばしば起こる。本発明のp型pの1y-8i 薄膜となったp型a-Si薄膜のパタニングによるゲート電毎を用いれば、nチャネルTFTばか りでなくpチャネルTFTに於いてもスレッシュ ホールド電圧のずれ込みは起こらないのでチャネ ル処理工程を強くことが出来、且つ特性の良いT FTを得ることが出来る。

[発明の効果]

本売明の再展半導体装置及びその製造方法によれば、 雑品地径が大きく結晶地界界面に不統制を 推開しにくい S 1 常製を成膜することが出来る。


そして、本見切の薄膜半導体装置及びその製造 方法によれば、良好な特性を持つ半導体装置を従 来の工程よりも容易に製造できるので、歩雪りの 向上も速度できる。

4、 国国の簡単な説明

第1回(a)~(e)は本売明の実施研に於ける再製予等体装置の製造工程図の一例である。

100……石英基板


計開平4-186635(6)





108-109---引き出し電腦


T T


出版人 セイコーエブソン株式会社 代理人弁理士 鈴木写三郎(他1名)











第1図(e)